一种高电源抑制比无片外电容设计(2)

输出端的噪声通过反馈回路，误差放大器，M1传至调整管的栅端，从而进一步稳定输出电压。综上可得加入PSR增强电路结构后，路径三和四的传输函数为：

根据第一节的分析，可推得无PSR增强电路和反馈电阻结构的LDO中，路径三和四的传输函数如下：

比较式（8）和式（9）可知，PSR增强电路的引入使LDO的PSR显著提高。由式（8）可知，若分子为零，即1+gmrds（1-gm1/gm2）=0，即gm2=（1+1/gmrds）gm1时，路径三和路径四的传输函数为零，即可得理想情况下无限大的PSR，故适当调整管子M1和M2的大小，使gm1和gm2接近上述关系，可以进一步优化LDO的PSR。

图4 本文提出的LDO电路图

2.3 LDO电路分析

本文提出的LDO具体电路如图4所示，包括偏置级，误差放大器，PSR增强电路，输出级，串联电阻电容补偿网络，反馈回路上的低通滤波器几个部分。

在误差放大器的输出端和功率调整管MP的漏端之间引入串联的电阻R1和电容C1构成的补偿电路，保证了系统的稳定性。

误差放大器为折叠共源共栅结构，可以提供较大增益，并且只引入一个极点，从而降低对补偿电路的要求。适当增大M8，M9，M17，M18的过驱动电压，可以有效降低误差放大器的等效输入噪声。去掉反馈电阻R1和R2，即消除了反馈电阻的热噪声，从而进一步降低了LDO的输出噪声。

LDO的输出至误差放大器的反馈回路加入了由R2和C2构成的低通滤波器，有效降低了由于输出端接不同负载以及后级震荡对LDO反馈回路的影响，其电容C2可以在版图面积允许的范围下，大量铺设，保证反馈回路的信号稳定。

3 仿真结果

基于UMC 65nm RF CMOS工艺，采用Cadence Spectre RF工具对本文提出的LDO进行仿真。电源电压为1.8 V，输出电压为1.2 V，负载电流为30 mA。

环路交流小信号特性仿真结果如图5所示，相位裕度为86.8°，增益裕度为33.4 dB，表明系统处于稳定状态。

图5 开环增益和相位频率响应仿真

改进前后LDO的PSR仿真结果对比如图6所示，其中虚线为没有PSR增强电路的LDO的PSR仿真结果，实线为加入PSR增强电路的LDO的PSR曲线。可以看出，本文提出的LDO在10 kHz处，PSR为-95.2 dB，100 kHz处，PSR为-84.4 dB，在1 MHz处为-50.6 dB，相比无PSR增强电路的LDO，PSR分别提高了15 dB，40 dB和30 dB。

图6 有无PSR增强电路的LDO的PSR仿真

LDO的输出噪声曲线如图7所示，在100 kHz处的频点噪声为8.3 nV/√Hz，1 MHz处的频点噪声为6.9 nV/√Hz，结果表明该LDO具有较低的输出噪声，可以满足对噪声敏感的射频电路的需求。

图7 输出噪声仿真

表1为本文设计的LDO与已发表文献中LDO的性能比较，由表可知本文LDO在具有较高PSR的同时，输出噪声很低，适合为射频芯片供电，且芯片面积较小，无片外电容，有利于片上集成。

表1 LDO性能的总结与比较参数工艺/μm面积/mm2 Vout/V PSR@100 k/1 MHz输出噪声[14]0.18 0.07 1-60/-38 37.3μV(1～100 kHz)[15]0.18 0.041 1.5-58/-40/[16]0.09 0.1 1.5-50/-43 65 nV/√Hz@100 kHz本文0.065 0.028 1.2-84/-50 8.3

4 结 论

文中提出了一种带PSR增强电路的LDO，在1 MHz处，PSRR为-50.6 dB，输出噪声为6.9 nV/√Hz，相比无PSR增强电路的LDO，PSR提高了30 dB，可广泛用于对电源抑制比要求较高的射频电路中。并引入串联RC补偿网络，保证了电路的稳定性，除去了片外补偿电容，易于片上集成。相比现有文献中LDO的性能，本设计PSR相对较高，且芯片面积和输出噪声很小。

参考文献：

[1]Zhan C，Ki W H.An output-capacitor-free adaptively biased low-dropout regulator with subthreshold undershoot- reduction for SoC[C]//Circuits and Systems（ISCAS），2011 IEEE International Symposium on.IEEE，2011:45-48.

[2]王建伟，张启帆，张先仁，等.一种用于VCO供电的低噪声LDO[J].微电子学，2015（5）:602-606.

[3]With Full-Spectrum Power Supply Rejection[J].Circuits& SystemsIRegularPapersIEEE Transactions on，2015，62（3）:1-10.

[4]Gabriel A R.LDO模拟集成电路设计[M].谭旻等，译.北京：科学出版社，2011.

[5]Luo H，Siek L.An output-capacitor-less lowdropout voltage regulator with high power supply rejection ratio and fast load transient response using boosted-input-transconductance structure[C]//EDSSC 2015，Conference on Electron Devices and Solid-State Circuits，2015.

[6]Chong S S，Chan P K.A 0.9-uA quiescent current output-capacitorless LDO regulator with adaptive power transistors in 65-nm CMOS[J].Circuits&Systems I Regular Papers IEEE Transactions on，2013，60（4）:1072-1081.

文章来源：《微电子学与计算机》 网址: http://www.wdzxyjsjzz.cn/qikandaodu/2021/0424/568.html